Gaya APA
Istiyanto, J, E. (2023).
Simulasi dan Sintesis Rangkaian Digital dengan Logisim dan VHDL (1).
Yogyakarta:
UGM Press.
Gaya MLA
Istiyanto, Jazi, Eko.
"Simulasi dan Sintesis Rangkaian Digital dengan Logisim dan VHDL".
1
Yogyakarta:
UGM Press,
2023.
Text.